本申请要求于5月25日在韩国知识产权局提交的序列号为10--0059450的韩国专利申请的优先权，该韩国专利申请的公开通过引用全部合并到本申请中。
本发明构思的示例性实施例涉及半导体存储器，更具体地，涉及存储器装置、存储器系统和存储器装置的操作方法。
背景技术：
半导体存储器装置被分类为在断电时丢失存储在其中的数据的易失性存储器装置(诸如，静态随机存取存储器(sram)、动态ram(dram)和同步dram(sdram))和即使在断电时也保留存储在其中的数据的非易失性存储器装置(诸如，只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、闪存装置、相变ram(pram)、磁性ram(mram)、电阻式ram(rram)和铁电ram(fram))。
dram装置通过数据线与外部装置(例如，诸如应用处理器(ap)的片上系统(soc))交换数据。为了准确地发送并接收数据，dram装置可执行各种维护操作。例如，dram装置可通过经由周期性zq校准来调节包括在dram装置中的驱动器的强度或设置片上终结电阻(odt)值，提高发送/接收信号的可靠性。然而，由于维护操作(诸如，zq校准)由存储器控制器或布置在dram装置外部的soc管理或控制，因此维护操作充当存储器控制器或soc的开销。
技术实现要素：
根据本发明构思的示例性实施例，一种存储器装置包括：驱动器，驱动与外部装置连接的数据线；内部zq管理器，产生内部zq开始信号；选择器，基于zq模式选择内部zq开始信号和来自外部装置的zq开始命令中的一个；zq校准引擎，通过响应于选择器的选择结果执行zq校准来产生zq码；以及zq码寄存器，响应于来自外部装置的zq锁存命令将zq码加载到驱动器上。
根据本发明构思的示例性实施例，一种通过数据线与外部装置连接的存储器装置的操作方法包括：基于zq模式选择从外部装置接收到的zq开始命令和内部产生的内部zq开始信号中的一个，通过响应于选择的结果执行zq校准来产生zq码，从外部装置接收zq锁存命令，并且响应于zq锁存命令将zq码加载到驱动数据线的驱动器上。
根据本发明构思的示例性实施例，一种存储器系统包括：存储器控制器，发出zq开始命令；以及存储器装置，在zq模式是外部zq模式的情况下响应于zq开始命令执行zq校准，并且在zq模式是内部zq模式的情况下响应于内部产生的内部zq开始信号执行zq校准。
附图说明
通过参照附图详细描述本发明构思的示例实施例，本发明构思的以上和其它目的和特征将变得显而易见。
图1是示出根据本发明构思的示例性实施例的存储器系统的框图。
图2是详细示出根据本发明构思的示例性实施例的图1的存储器装置的框图。
图3是示出根据本发明构思的示例性实施例的存储器系统的框图。
图4是示出根据本发明构思的示例性实施例的图3的存储器装置的外部zq校准的流程图。
图5是用于描述根据本发明构思的示例性实施例的图4的流程图的操作的示图。
图6是示出根据本发明构思的示例性实施例的图3的存储器装置的内部zq校准的流程图。
图7是用于描述根据本发明构思的示例性实施例的图6的流程图的操作的示图。
图8是示出根据本发明构思的示例性实施例的存储器装置的操作的流程图。
图9是用于描述根据本发明构思的示例性实施例的图8的流程图的操作的框图。
图10是示出根据本发明构思的示例性实施例的存储器系统的初始操作的时序图。
图11是示出根据本发明构思的示例性实施例的存储器系统的操作方法的流程图。
图12是示出根据本发明构思的示例性实施例的存储器系统的框图。
图13是示出根据本发明构思的示例性实施例的存储器系统被应用于的电子系统的框图。
具体实施方式
本发明构思的示例性实施例提供存储器装置、包括存储器装置的存储器系统和存储器装置的操作方法，其中，所述存储器装置根据zq模式在存储器控制器和存储器装置中的任何一个的控制下执行zq校准。
下面，将参照附图详细地描述本发明构思的示例性实施例，在整个本申请中，相同的参考标号可指相同的元件。
图1是示出根据本发明构思的示例性实施例的存储器系统的框图。参照图1，存储器系统100可包括存储器控制器110和存储器装置120。
存储器控制器110可控制存储器装置120。例如，为了控制存储器装置120，存储器控制器110可将地址addr、命令cmd和控制信号ctrl发送到存储器装置120，并且可与存储器装置120交换数据“data”。在本发明构思的示例性实施例中，存储器控制器110可以是片上系统(soc)，诸如，应用处理器(ap)。
存储器装置120可在存储器控制器110的控制下操作。例如，响应于从存储器控制器110接收到的信号，存储器装置120可存储data或者可将存储的data提供给存储器控制器110。在本发明构思的示例性实施例中，存储器装置120是动态随机存取存储器(dram)装置，但是本发明构思不限于此。
在本发明构思的示例性实施例中，存储器控制器110和存储器装置120可基于给定接口彼此通信。给定接口可以是低功率双倍数据速率(lpddr)，但是本发明构思不限于此。例如，给定接口可包括诸如以下接口的各种接口中的至少一种：ddr接口、通用串行总线(usb)接口、多媒体卡(mmc)接口、外围组件互连(pci)接口、pci-高速(pci-e)接口、高级技术附件(ata)接口、串行ata(sata)接口、并行ata(pata)接口、小型计算机系统接口(scsi)、增强型小磁盘接口(esdi)、集成驱动电子(ide)接口、移动工业处理器接口(mipi)、或非易失性存储器高速(nvm-e)接口。
在本发明构思的示例性实施例中，根据设置的操作模式(或zq模式)，存储器装置120可执行外部zq校准(或基于命令的校准)或者可执行内部zq校准(或后台校准)。外部zq校准可指在存储器控制器110的控制下执行的zq校准，并且内部zq校准可指在存储器装置120的控制下执行的zq校准。
在本发明构思的示例性实施例中，zq校准可指：调节与存储器装置120的数据线dq或任何其它信号线(例如，命令/地址线ca)连接的输出驱动器的强度的操作、或设置片上终结电阻(odt)值的操作。存储器装置120可通过使用zq电阻器rzq来执行上述zq校准。
例如，在外部zq模式下，存储器装置120可在存储器控制器110的控制下执行外部zq校准操作。可选地，存储器装置120可包括内部zq管理器121。内部zq管理器121可产生用于执行内部zq校准(或后台校准)的内部信号。在内部zq模式下，存储器装置120可响应于产生的内部信号执行zq校准，而无需存储器控制器110的介入。
如上所述，根据本发明构思的示例性实施例的存储器装置120可根据设置的zq模式以各种方式执行zq校准。下面，为了便于描述，在存储器控制器110的控制下执行的zq校准被称为“外部zq校准”，并且在内部zq管理器121的控制下执行的zq校准被称为“内部zq校准”。此外，执行外部zq校准的zq模式被称为“外部zq模式”，并且执行内部zq校准的zq模式被称为“内部zq模式”。
图2是详细示出根据本发明构思的示例性实施例的图1的存储器装置的框图。参照图2，存储器装置120可包括内部zq管理器121、存储单元阵列122、行解码器123、列解码器124、控制逻辑电路125、输入/输出电路126和模式寄存器mr。
内部zq管理器121可产生用于执行内部zq校准的内部zq校准开始信号int_start(在下文中被称为“内部开始信号”)。例如，如上所述，存储器装置120可根据zq模式，在存储器控制器110或内部zq管理器121的控制下执行zq校准。在这种情况下，内部zq管理器121可在内部zq模式下产生用于执行内部zq校准的内部开始信号int_start。
在本发明构思的示例性实施例中，在内部zq模式下，内部zq管理器121可周期性地产生内部开始信号int_start。可遵守存储器控制器110与存储器装置120之间的协议预先确定产生内部开始信号int_start的周期(在下文中被称为“产生周期”)。在本发明构思的示例性实施例中，关于内部开始信号int_start的产生周期的信息可被存储在模式寄存器mr的特定区域(例如，mr28的op[2]和op[3])中。在本发明构思的示例性实施例中，内部zq管理器121可在针对特定条件(例如，温度变化)需要更新zq码时产生内部开始信号int_start。
内部zq管理器121可基于内部zq校准的结果将zq更新标志zquf设置到模式寄存器mr。在本发明构思的示例性实施例中，zq更新标志zquf可被存储在模式寄存器mr的特定区域(例如，mr4的op[5])中。
存储单元阵列122可包括多个存储单元。所述多个存储单元中的每一个存储单元可以是包括存储电容器和晶体管的dram单元，但是本发明构思不限于此。所述多个存储单元可与多个字线和多个位线连接。
行解码器123可在控制逻辑电路125的控制下选择字线中的至少一个字线，并且可驱动选择的字线。列解码器124可在控制逻辑电路125的控制下选择位线中的至少一个位线，并且可驱动选择的位线。
控制逻辑电路125可从存储器控制器110接收地址addr、命令cmd和控制信号ctrl，并且可基于接收到的信号控制存储器装置120的组件。在本发明构思的示例性实施例中，控制逻辑电路125可从存储器控制器110接收zq开始命令zqcal_start，并且可将接收到的zq开始命令zqcal_start提供给输入/输出电路126。在存储器装置120的zq模式是外部zq模式的情况下，输入/输出电路126可响应于zq开始命令zqcal_start执行zq校准。
输入/输出电路126可将从存储器控制器110提供的数据发送到存储单元阵列122，或者可将存储在存储单元阵列122中的数据发送到存储器控制器110。在本发明构思的示例性实施例中，输入/输出电路126可包括组件，诸如，感测放大器、写驱动器、输入/输出驱动器等。可选地，输入/输出电路126还可包括用于执行zq校准的目的的zq校准引擎、zq寄存器等。
在本发明构思的示例性实施例中，输入/输出电路126可包括用于驱动与存储器控制器110连接的数据线dq或任何其它信号线的驱动器。
模式寄存器mr可存储用于操作存储器装置120的各种信息。在本发明构思的示例性实施例中，存储器控制器110可通过模式寄存器写入(mrw)操作将信息存储或设置到模式寄存器mr。可选地，存储器控制器110可通过模式寄存器读取(mrr)操作来读取被设置到模式寄存器mr的信息。
模式寄存器mr可存储关于存储器装置120的zq模式的各种信息。在本发明构思的示例性实施例中，关于zq模式的信息可被设置到mr28的op[5]。模式寄存器mr可包括zq更新标志zquf。在本发明构思的示例性实施例中，zq更新标志zquf可被设置到mr4的op[5]。
图3是示出根据本发明构思的示例性实施例的存储器系统的框图。为了简化说明，将省略描述本示例性实施例所不必要的组件。此外，为了描述的清楚性，将针对与和一条数据线dq连接的输出驱动器drv相关联的zq校准来描述本示例性实施例。
在本发明构思的下面的示例性实施例中，将给出用于执行zq校准的各种组件被包括在输入/输出电路126中的描述，但是本发明构思不限于此。例如，可用单独的硬件、单独的软件或它们的组合来实现用于执行zq校准的各种组件。
参照图1和图3，输入/输出电路126可包括选择器126a、zq校准引擎126b、zq码寄存器126c和驱动器drv。
选择器126a可基于zq模式zqmode选择来自存储器控制器110的zq开始命令zqcal_start和来自内部zq管理器121的内部开始信号int_start中的任何一个。例如，zq模式zqmode可以是指示外部zq模式或内部zq模式的信息。zq模式zqmode可被存储在模式寄存器mr的特定区域(例如，mr28的op[5])中。
在设置的zq模式zqmode指示外部zq模式的情况下，选择器126a可选择来自存储器控制器110的zq开始命令zqcal_start。在设置的zq模式zqmode指示内部zq模式的情况下，选择器126a可选择来自内部zq管理器121的内部开始信号int_start。
在本发明构思的示例性实施例中，在设置的zq模式zqmode指示外部zq模式的情况下，来自内部zq管理器121的内部开始信号int_start可被选择器126a忽略。在设置的zq模式zqmode指示内部zq模式的情况下，来自存储器控制器110的zq开始命令zqcal_start可被选择器126a忽略。
zq校准引擎126b可响应于由选择器126a选择的结果(例如，zq开始命令zqcal_start和内部开始信号int_start中的一个)执行zq校准。例如，zq校准引擎126b可通过使用zq电阻器执行zq校准来产生用于调节驱动器drv的强度或odt值的zq码zqcode_c。
zq码寄存器126c可响应于来自存储器控制器110的锁存命令zqcal_latch将zq码zqcode_c加载到驱动器drv上。驱动器drv可基于从zq码寄存器126c加载的zq码来驱动数据线dq。
内部zq管理器121可在内部zq模式下产生内部开始信号int_start。例如，内部zq管理器121可周期性地产生用于执行内部zq校准的目的的内部开始信号int_start。
在内部zq模式下，内部zq管理器121可将当前zq码zqcode_c与先前zq码zqcode_p进行比较。例如，当前zq码zqcode_c可指示最新执行的zq校准的结果，并且先前zq码zqcode_p可指示加载到驱动器drv上的zq码。在当前zq码zqcode_c与先前zq码zqcode_p不同的情况下，内部zq管理器121可将zq更新标志zquf写入或设置到模式寄存器mr。
存储器控制器110可从模式寄存器mr读取zq更新标志zquf，并且可响应于读取的zq更新标志zquf发出锁存命令zqcal_latch。
在本发明构思的示例性实施例中，来自存储器控制器110的zq开始命令zqcal_start和锁存命令zqcal_latch可被设置为来自存储器控制器110的多用途命令(mpc)。
如上所述，可根据存储器装置120的zq模式zqmode，由存储器控制器110和内部zq管理器121中的任何一个发起zq校准。换言之，由于根据zq模式改变zq校准的主动权(或控制权)，因此可提高存储器控制器110或存储器装置120的利用率。
图4是示出根据本发明构思的示例性实施例的图3的存储器装置的外部zq校准的流程图。图5是用于描述根据本发明构思的示例性实施例的图4的流程图的操作的示图。例如，将参照图4和图5描述外部zq模式的zq校准，例如，外部zq校准。
参照图4和图5，在操作s101，存储器装置120可从存储器控制器110接收zq开始命令zqcal_start。例如，如图5所示，存储器控制器110可发出zq开始命令zqcal_start(①)。在本发明构思的示例性实施例中，zq开始命令zqcal_start可作为多用途命令mpc从存储器控制器110被发出。
在本发明构思的示例性实施例中，存储器控制器110可周期性地将zq开始命令zqcal_start提供给存储器装置120。在本发明构思的示例性实施例中，在存储器装置120中动态电压和频率缩放(dvfsq)被去激活的情况下，存储器控制器110可发出zq开始命令zqcal_start。在本发明构思的示例性实施例中，可基于存储在模式寄存器mr(具体地，mr19的op[2]和op[3])中的信息确定存储器装置120的dvfsq是否被激活。
在操作s102，存储器装置120可确定设置的操作模式(例如，zq模式)是否是内部zq模式。例如，如图5所示，存储器装置120可基于存储在模式寄存器mr(具体地，mr28的op[5])中的zq模式zqmode来确定设置的操作模式。
在设置的操作模式是内部zq模式的情况下，存储器装置120可不执行单独的操作。换言之，存储器装置120可忽略从存储器控制器110接收到的zq开始命令zqcal_start。在设置的操作模式不是内部zq模式的情况(例如，外部zq模式)下，在操作s103，存储器装置120可响应于接收到的zq开始命令zqcal_start执行zq校准。
例如，如图5所示，选择器126a可基于zq模式zqmode(例如，外部zq模式)选择zq开始命令zqcal_start(②)。zq校准引擎126b可响应于由选择器126a选择的结果(例如，zq开始命令zqcal_start)执行zq校准(③)。
在操作s104，存储器装置120可从存储器控制器110接收锁存命令zqcal_latch。例如，如图5所示，存储器控制器110可发出锁存命令zqcal_latch(④)。在本发明构思的示例性实施例中，存储器控制器110可发送zq开始命令zqcal_start，并且可在经过预定义时间之后将锁存命令zqcal_latch发送到存储器装置120。所述预定义时间可根据共享zq电阻器的存储器装置的数量被确定。在本发明构思的示例性实施例中，随着共享zq电阻器的存储器装置的数量增加，所述预定义时间可增加。
在操作s105，存储器装置120可响应于接收到的锁存命令zqcal_latch将zq码加载到驱动器drv上。例如，如图5所示，zq码寄存器126c可响应于接收到的锁存命令zqcal_latch将zq码加载到驱动器drv上(⑤)。在这种情况下，加载的zq码可以是由zq校准引擎126b最新执行的zq校准的结果。
如上所述，在操作模式(例如，zq模式)是外部zq模式的情况下，存储器装置120可响应于来自存储器控制器110的zq开始命令zqcal_start和锁存命令zqcal_latch分别执行zq校准和zq码的加载。
在本发明构思的示例性实施例中，在操作模式是外部zq模式的情况下，内部zq管理器121可不执行单独的操作。因此，在图5中通过虚线示出与内部zq管理器121的操作相关联的元素(例如，int_start、zqcode_c和zqcode_p的比较、或zquf)。然而，本发明构思不限于此。例如，即使操作模式是外部zq模式，内部zq管理器121也可执行特定操作(例如，周期性地产生内部开始信号的操作)。然而，由于操作模式是外部zq模式，因此产生的内部开始信号int_start可被选择器126a忽略。
在本发明构思的示例性实施例中，存储器装置120的驱动器drv可基于加载的zq码来驱动数据线dq。在本发明构思的示例性实施例中，在操作模式被设置为外部zq模式的情况下，为了维持校准的准确性的目的，存储器控制器110可周期性地发出zq开始命令zqcal_start。
图6是示出根据本发明构思的示例性实施例的图3的存储器装置的内部zq校准的流程图。图7是用于描述根据本发明构思的示例性实施例的图6的流程图的操作的示图。将参照图6和图7描述在内部zq模式下的存储器装置120的zq校准，例如，内部zq校准。
参照图6和图7，在操作s111，存储器装置120可产生内部开始信号int_start。例如，如图7所示，内部zq管理器121可产生内部开始信号int_start(①)。在本发明构思的示例性实施例中，内部zq管理器121可周期性地产生内部开始信号int_start。在这种情况下，内部开始信号int_start的产生周期可以是给定时间，并且关于产生周期的信息可被存储在模式寄存器mr的特定区域(例如，mr28的op[2]和op[3])中。
在操作s112，存储器装置120可确定设置的操作模式是否是内部zq模式。例如，存储器装置120可基于存储在模式寄存器mr中的zq模式zqmode来确定设置的操作模式是否是内部zq模式。在本发明构思的示例性实施例中，如图7所示，选择器126a可基于zqmode选择或忽略zq开始命令zqcal_start(②)。
在设置的操作模式不是内部zq模式的情况下(例如，在外部zq模式的情况下)，存储器装置120可不执行单独的操作。换言之，产生的内部开始信号int_start可被存储器装置120的选择器126a忽略。
在设置的操作模式是内部zq模式的情况下，在操作s113，存储器装置120可响应于内部开始信号int_start执行zq校准。例如，如图7所示，zq校准引擎126b可响应于由选择器126a选择的内部开始信号int_start执行zq校准(③)。
在操作s114，存储器装置120可确定是否产生新zq码。例如，如图7所示，内部zq管理器121可接收当前zq码zqcode_c和先前zq码zqcode_p，并且可将当前zq码zqcode_c与先前zq码zqcode_p进行比较(④)。在当前zq码zqcode_c与先前zq码zqcode_p不同的情况下，内部zq管理器121可确定产生新zq码。
在本发明构思的示例性实施例中，当前zq码zqcode_c可指示通过zq校准引擎126b的zq校准最新产生的zq码，并且先前zq码zqcode_p可指示从zq码寄存器126c被加载到驱动器drv上的zq码(当前被加载到驱动器drv上的zq码)。
在不产生新zq码的情况下(例如，在当前zq码zqcode_c与先前zq码zqcode_p相同的情况下)，存储器装置120可不执行单独的操作(例如，zq更新标志zquf可不被设置到模式寄存器mr中)。
在产生新zq码的情况下(例如，在当前zq码zqcode_c与先前zq码zqcode_p不同的情况下)，在操作s115，存储器装置120可设置zq更新标志zquf。例如，如图7所示，内部zq管理器121可将zq更新标志zquf设置到模式寄存器mr(⑤)。在本发明构思的示例性实施例中，zq更新标志zquf可通过模式寄存器写入(mrw)操作被设置。在本发明构思的示例性实施例中，zq更新标志zquf可被设置到模式寄存器mr的特定区域(例如，mr4的op[5])。
在操作s116，存储器装置120可从存储器控制器110接收锁存命令zqcal_latch。例如，如图7所示，存储器控制器110可通过模式寄存器读取(mrr)操作读取被设置到模式寄存器mr的zq更新标志zquf(⑥)。换言之，存储器控制器110可向存储器装置120发出mrr命令以检查zq更新标志zquf。存储器控制器110可响应于zq更新标志zquf将锁存命令zqcal_latch发送到存储器装置120(⑦)。
在本发明构思的示例性实施例中，存储器控制器110可在存储器装置120未处于掉电模式并且在数据线dq上没有正在执行操作的情况下发出锁存命令zqcal_latch。
在操作s117，存储器装置120可响应于锁存命令zqcal_latch将当前zq码zqcode_c加载到驱动器drv上。例如，如图7所示，zq码寄存器126c可响应于锁存命令zqcal_latch将当前zq码zqcode_c从zq校准引擎126b加载到驱动器drv上(⑧)。在本发明构思的示例性实施例中，在当前zq码zqcode_c被加载之后，驱动器drv可基于加载的zq码来驱动数据线dq。
在操作s118，存储器装置120可重新设置zq更新标志zquf。在本发明构思的示例性实施例中，可在完成操作s117(例如，zq码的加载)之前重新设置zq更新标志zquf。可选地，可响应于锁存命令zqcal_latch重新设置zq更新标志zquf。
如上所述，根据本发明构思的示例性实施例的存储器装置120可在内部zq模式下通过内部zq管理器121发起zq校准。因此，在内部zq模式下，由于存储器控制器110不单独管理针对zq校准的调度，因此可提高存储器控制器110和存储器装置120的利用率。
在存储器装置120的caodt(ca总线接收器片上终结电阻)处于停用状态并且存储器装置120处于空闲状态、自刷新模式或掉电模式的情况下，存储器控制器110可忽略zq更新标志zquf，并且可不发出锁存命令zqcal_latch。
图8是示出根据本发明构思的示例性实施例的存储器装置的操作的流程图。图9是用于描述根据本发明构思的示例性实施例的图8的流程图的操作的框图。为了便于描述，将省略与上述组件相关联的附加描述以避免冗余。将参照图8至图9描述内部zq校准。
参照图9，存储器系统200可包括存储器控制器210和存储器装置220。存储器装置220可包括内部zq管理器221、模式寄存器mr和输入/输出电路226。输入/输出电路226可包括选择器226a、zq校准引擎226b、zq码寄存器226c和驱动器drv。存储器系统200可与图3的存储器系统100相似，因此，省略重复的描述。
参照图8和图9，存储器装置220可执行操作s201至操作s204。操作s201至操作s204可分别与图9中示出的操作①至④相应。操作s201至操作s204可与图6的操作s111至操作s114和图7的操作①至④相似，因此，省略其描述。
在产生新zq码的情况下，在操作s205，存储器装置220可确定在数据线dq上是否正在执行操作(例如，dq操作)。例如，由于存储器装置220可在内部zq模式下执行内部zq校准而不管存储器控制器210的操作如何，因此存储器控制器210可通过数据线dq与存储器装置220交换数据而不管内部zq校准。换言之，针对数据线dq的操作(dq操作)正在由存储器控制器210执行。
在本发明构思的示例性实施例中，可在完成针对数据线dq的操作之后执行zq码的加载。换言之，在针对数据线dq的操作正在被执行的情况下，存储器装置220可不执行加载操作，直到针对数据线dq的操作完成为止。
在针对数据线dq的操作完成的情况下，在操作s206，存储器装置220可产生内部锁存信号int_latch。例如，如图9所示，内部zq管理器221可产生内部锁存信号int_latch(⑤)。可在针对数据线dq的操作完成之后产生内部锁存信号int_latch。
在操作s207，存储器装置220可响应于内部锁存信号int_latch将zq码加载到驱动器drv上。例如，如图9所示，zq码寄存器226c可响应于内部锁存信号int_latch将zq码加载到驱动器drv上(⑥)。
如上所述，在内部zq模式下，除了执行自动zq校准操作之外，存储器装置220还可执行自动zq码加载操作。
图10是示出根据本发明构思的示例性实施例的存储器系统的初始操作的时序图。例如，将参照图10描述将在存储器系统100的初始操作中执行的zq校准和zq模式设置方法。为了便于描述，将参照图1的存储器系统100描述图10的时序图。
参照图1和图10，存储器装置120可从存储器控制器110接收时钟信号ck_c和ck_t、复位信号reset和命令/地址ca。例如，图10的信号可与图1的命令cmd、地址addr和控制信号ctrl相应。
在初始化操作或上电操作中，在第一时刻t1，复位信号reset可从逻辑低转变为逻辑高。在这种情况下，存储器装置120可开始zq校准。换言之，在初始化操作或上电操作中，存储器装置120可自动执行zq校准。
之后，在第二时刻t2，存储器控制器110可将掉电退出命令exitpd发送到存储器装置120。之后，在经过一段时间的第三时刻t3，存储器控制器110可将模式寄存器写入(mrw)命令和模式寄存器读取(mrr)命令发送到存储器装置120。存储器控制器110可通过模式寄存器写入(mrw)命令和模式寄存器读取(mrr)命令来设置存储器装置120的参数。例如，可通过来自存储器控制器110的模式寄存器写入(mrw)命令和模式寄存器读取(mrr)命令来设置存储器装置120的操作模式(例如，内部zq模式或外部zq模式)。
之后，在经过一段时间的第四时刻t4，存储器控制器110可将锁存命令zqcal_latch发送到存储器装置120。存储器装置120可响应于锁存命令zqcal_latch将zq码加载到每个驱动器上。
之后，存储器装置120可在设置的zq模式下基于参照图1至图9描述的操作方法进行操作。如上所述，可在存储器系统100的初始化操作或上电操作中设置存储器装置120的操作模式。然而，本发明构思不限于此。
在本发明构思的示例性实施例中，示出了在图10的第二至第四时刻t2、t3和t4之间的取消选择信号des。这是用于清楚地描述本示例性实施例的示例，并且本发明构思不限于此。取消选择信号des可用另一有效命令或信号替换。
图11是示出根据本发明构思的示例性实施例的存储器系统的操作方法的流程图。具体地，将参照图11描述用于在存储器系统的操作期间改变zq模式的方法。为了便于描述，将参照图1的存储器系统100描述图11的流程图。
参照图1和图11，在操作s310，存储器系统100可确定在存储器装置120中动态电压和频率缩放(dvfsq)模式是否被激活。dvfsq模式可指示存储器装置120的驱动电压降低到特定水平的模式。例如，在dvfsq模式被去激活的情况下，存储器装置120的驱动电压可以是第一电压(例如，0.5v)；在dvfsq模式被激活的情况下，存储器装置120的驱动电压可以是低于第一电压的第二电压(例如，0.3v)。在本发明构思的示例性实施例中，可将关于dvfsq模式的信息设置在模式寄存器mr的特定区域(例如，mr19的op[0]和op[1])中。
在在存储器装置120中dvfsq模式未被激活的情况下，在操作s320，存储器系统100可设置期望的zq模式。例如，在存储器装置120的当前zq模式是内部模式(或外部模式)的情况下，存储器控制器110可通过改变存储器装置120的模式寄存器mr的特定区域(例如，mp28的op[5])的值，将存储器装置120的zq模式改变为外部模式(或内部模式)。
在在存储器装置120中dvfsq模式被激活的情况下，在操作s330，存储器系统100可设置期望的zq模式。操作s330与操作s320相似。因此，将省略额外的描述以避免冗余。
在操作s340，存储器系统100可设置zq停止信息。例如，在dvfsq被激活的情况下，存储器控制器110可将zq停止信息设置到存储器装置120，使得存储器装置120防止zq校准被执行。在本发明构思的示例性实施例中，zq停止信息可被设置到模式寄存器mr的特定区域(例如，mr28的op[1])。
在本发明构思的示例性实施例中，在zq停止信息在内部zq模式下被设置的情况下，存储器装置120的zq校准可被停止一段时间。例如，在zq停止信息在内部zq模式下被设置的情况下，内部zq管理器121可在一段时间不产生内部开始信号，选择器126a可在一段时间不选择内部开始信号，或者zq校准引擎126b可在一段时间不执行zq校准。
在本发明构思的示例性实施例中，在另一装置(例如，存储器控制器)需要使用zq电阻器的情况下，zq停止信息可被设置在存储器装置120中。之后，在在另一个装置中完成了对zq电阻器的使用的情况下，可重新设置zq停止信息。
在本发明构思的示例性实施例中，在外部zq模式下，在另一装置需要使用zq电阻器的情况下，存储器控制器110可不发出zq开始命令zqcal_start，而不管zq停止信息如何。
之后，在操作s350，存储器系统100可执行与设置的zq模式相应的zq校准。例如，在设置的zq模式是外部模式的情况下，存储器系统100可根据参照图4和图5描述的示例性实施例执行zq校准；在设置的zq模式是内部模式的情况下，存储器系统100可根据参照图6和图7或图8和图9描述的示例性实施例执行zq校准。
在本发明构思的示例性实施例中，可基本上同时执行操作s330和操作s340。可选地，可在操作s330之前执行操作s340。例如，在dvfsq模式被激活的状态下，在zq模式被从外部模式改变为内部模式的情况下，关于zq模式的信息和zq停止信息可基本上同时被写入模式寄存器mr，或者zq停止信息可在关于zq模式的信息之前被写入模式寄存器mr。
图12是示出根据本发明构思的示例性实施例的存储器系统的框图。参照图12，存储器系统1000可包括存储器控制器1100和多个存储器装置1200。多个存储器装置1200可基于上述操作方法进行操作(例如，基于zq模式的zq校准)。
在本发明构思的示例性实施例中，多个存储器装置1200可共享一个zq电阻器rzq。在外部zq模式下，多个存储器装置1200可通过使用zq电阻器rzq顺序地执行zq校准。在本发明构思的示例性实施例中，多个存储器装置1200中的任何一个可以是主装置，并且其余的存储器装置可以是从装置。存储器控制器110可将zq开始命令zqcal_start发送到主芯片，并且主芯片可响应于zq开始命令zqcal_start执行zq校准。在主芯片的zq校准结束之后，可对其它从装置顺序地执行zq校准。在对共享zq电阻器rzq的所有存储器装置1200的zq校准结束之后，存储器控制器1100可将锁存命令zqcal_latch发送到存储器装置1200，并且存储器装置1200可响应于锁存命令zqcal_latch将zq码加载到每个驱动器上。
在本发明构思的示例性实施例中，在zq开始命令zqcal_start被发送到未被指定为主装置的存储器装置的情况下，zq开始命令zqcal_start可被忽略。
在本发明构思的示例性实施例中，存储器控制器1100可发送zq开始命令zqcal_start，并且可在经过一段时间之后发出锁存命令zqcal_latch。在这种情况下，可根据共享zq电阻器rzq的存储器装置1200的数量来确定所述一段时间。
图13是示出根据本发明构思的示例性实施例的存储器系统被应用于的电子系统的框图。参照图13，电子系统2000可以以便携式通信终端、个人数字助理(pda)、便携式多媒体播放器(pmp)、智能电话或可穿戴装置的形式被实现，或者以计算机系统(诸如，个人计算机、服务器、工作站或笔记本计算机)的形式被实现。
电子系统2000可包括应用处理器2100(或中央处理单元)、显示器2220和图像传感器2230。应用处理器2100可包括digrf主控2110、显示器串行接口(dsi)主机2120、相机串行接口(csi)主机2130和物理层2140。
dsi主机2120可通过dsi与显示器2220的dsi装置2225通信。在本发明构思的示例性实施例中，光学串行器ser可被实现在dsi主机2120中，并且光学解串器der可被实现在dsi装置2225中。csi主机2130可通过csi与图像传感器2230的csi装置2235通信。在本发明构思的示例性实施例中，光学解串器der可被实现在csi主机2130中，并且光学串行器ser可被实现在csi装置2235中。
电子系统2000还可包括用于与应用处理器2100通信的射频(rf)芯片2240。rf芯片2240可包括物理层2242、digrf从控2244和天线2246。在本发明构思的示例性实施例中，rf芯片2240的物理层2242和应用处理器2100的物理层2140可通过mipidigrf接口彼此交换数据。
电子系统2000还可包括工作存储器2250和嵌入式/卡贮存器2255。工作存储器2250和嵌入式/卡贮存器2255可存储从应用处理器2100接收到的数据。工作存储器2250和嵌入式/卡贮存器2255可将存储在其中的数据提供给应用处理器2100。
工作存储器2250可临时存储由应用处理器2100处理或将由应用处理器2100处理的数据。工作存储器2250可包括易失性存储器(诸如，静态随机存取存储器(sram)、动态ram(dram)或同步dram(sdram))或非易失性存储器(诸如，闪存、pram、mram、reram或fram)。不管电力是否被提供，嵌入式/卡贮存器2255都可存储数据。
在本发明构思的示例性实施例中，工作存储器2250可以是以上参照图1至图13描述的存储器装置。可选地，工作存储器2250可基于以上参照图1至图13描述的操作方法进行操作。
电子系统2000可通过全球微波互联接入(wimax)2260、无线局域网(wlan)2262和超宽带(uwb)2264与外部系统通信。
电子系统2000还可包括用于处理语音信息的扬声器2270和麦克风2275。电子系统2000还可包括用于处理位置信息的全球定位系统(gps)装置2280。电子系统2000还可包括用于管理外围装置之间的连接的桥接芯片2290。
根据本发明构思的示例性实施例，可根据存储器装置的zq模式在存储器控制器或存储器装置中的任何一个的控制下执行zq校准。这样，可在zq码可能由于各种因素(温度、电压、用户操作的方案/场景等)被改变的环境中保持正确的zq码。例如，在存储器装置在外部zq模式下进行操作的情况下，存储器装置的各种环境(例如，温度、电压和用户操作的方案/场景)可能不被应用；在存储器装置在内部zq模式下进行操作的情况下，由于频率改变、电压改变等，可能不在由存储器控制器预期的时间执行zq校准。根据本发明构思的示例性实施例，由于存储器装置可选择性地在外部zq模式或内部zq模式下执行zq校准，因此可解决上述问题。因此，可提高存储器装置和存储器系统的可靠性。
此外，由于存储器装置以及存储器控制器可具有zq校准的主动权，因此可提高存储器控制器或存储器装置的利用率。
根据本发明构思的示例性实施例，可根据存储器装置的zq模式在存储器控制器或存储器装置中的任何一个的控制下执行zq校准。存储器装置以及存储器控制器可具有zq校准的主动权，因此可提高存储器控制器或存储器装置的利用率。提供了一种具有改进性能的存储器装置、包括该存储器装置的存储器系统以及该存储器装置的操作方法。
尽管已经参照本发明构思的示例性实施例描述了本发明构思，但是对本领域中的普通技术人员将显而易见的是，在不脱离如所附权利要求所阐述的本发明构思的精神和范围的情况下，可对其进行形式和细节上的各种改变和修改。
技术特征：
1.一种存储器装置，包括：
驱动器，被配置为驱动与外部装置连接的数据线；
内部zq管理器，被配置为产生内部zq开始信号；
选择器，被配置为基于zq模式选择所述内部zq开始信号和来自外部装置的zq开始命令中的一个；
zq校准引擎，被配置为通过响应于选择器的选择结果执行zq校准来产生zq码；以及
zq码寄存器，被配置为响应于来自外部装置的zq锁存命令将zq码加载到驱动器上。
2.如权利要求1所述的存储器装置，其中，驱动器基于加载的zq码来驱动数据线。
3.如权利要求1所述的存储器装置，其中，在zq模式是内部zq模式的情况下，选择器选择所述内部zq开始信号，
其中，在zq模式是外部zq模式的情况下，选择器选择zq开始命令。
4.如权利要求1所述的存储器装置，还包括：
模式寄存器，被配置为存储关于zq模式的信息。
5.如权利要求4所述的存储器装置，其中，在zq模式是内部zq模式并且zq码与先前加载到驱动器上的先前zq码不同的情况下，内部zq管理器还被配置为将zq更新标志设置到模式寄存器。
6.如权利要求5所述的存储器装置，其中，模式寄存器还被配置为：响应于来自外部装置的模式寄存器读取命令，将所述zq更新标志提供给外部装置。
7.如权利要求5所述的存储器装置，其中，内部zq管理器还被配置为：响应于来自外部装置的zq锁存命令，重新设置被设置到模式寄存器的zq更新标志。
8.如权利要求4所述的存储器装置，其中，内部zq管理器还被配置为周期性地产生所述内部zq开始信号，
其中，模式寄存器还包括关于产生所述内部zq开始信号的周期的信息。
9.如权利要求4所述的存储器装置，其中，在zq模式是外部zq模式的情况下，在从接收到zq开始命令的时刻起经过给定时间之后，zq锁存命令被输入到zq码寄存器，
其中，模式寄存器还包括关于所述给定时间的信息。
10.如权利要求4所述的存储器装置，其中，在zq模式是内部zq模式并且zq停止信息被设置到模式寄存器的情况下，内部zq管理器在给定时间内不产生所述内部zq开始信号。
11.如权利要求1所述的存储器装置，其中，zq开始命令和zq锁存命令是多用途命令。
12.如权利要求1所述的存储器装置，其中，存储器装置被配置为基于低功率双倍数据速率接口与外部装置通信。
13.一种存储器装置的操作方法，其中，所述存储器装置通过数据线与外部装置连接，所述方法包括：
基于zq模式选择从外部装置接收到的zq开始命令和内部产生的内部zq开始信号中的一个；
通过响应于选择的结果执行zq校准来产生zq码；
从外部装置接收zq锁存命令；以及
响应于zq锁存命令，将zq码加载到驱动所述数据线的驱动器上。
14.如权利要求13所述的方法，其中，在zq模式是外部zq模式的情况下，zq开始命令被选择，并且在zq模式是内部zq模式的情况下，所述内部zq开始信号被选择。
15.如权利要求14所述的方法，还包括：
在zq模式是内部zq模式并且zq码和先前加载到驱动器上的先前zq码彼此不同的情况下，设置zq更新标志。
16.如权利要求15所述的方法，还包括：
从外部装置接收模式寄存器读取命令；
响应于所述模式寄存器读取命令，将所述zq更新标志提供给外部装置。
17.如权利要求15所述的方法，还包括：
响应于zq锁存命令，重新设置所述zq更新标志。
18.一种存储器系统，包括：
存储器控制器，被配置为发出zq开始命令；和
存储器装置，被配置为：在zq模式是外部zq模式的情况下，响应于所述zq开始命令执行zq校准，并且在zq模式是内部zq模式的情况下，响应于内部产生的内部zq开始信号执行zq校准。
19.如权利要求18所述的存储器系统，其中，在zq模式是外部zq模式的情况下，存储器控制器还被配置为在从发出zq开始命令的时刻起经过给定时间之后发出zq锁存命令，并且
其中，存储器装置还被配置为响应于zq锁存命令加载通过zq校准产生的zq码。
20.如权利要求18所述的存储器系统，其中，在zq模式是内部zq模式的情况下，存储器装置还被配置为基于通过zq校准产生的zq码来设置zq更新标志，
其中，存储器控制器响应于zq更新标志向存储器装置发出zq锁存命令，
其中，存储器装置还被配置为响应于zq锁存命令加载zq码。
技术总结
公开了一种存储器装置、存储器系统和存储器装置的操作方法。一种存储器装置包括：驱动器，驱动与外部装置连接的数据线；内部ZQ管理器，产生内部ZQ开始信号；选择器，基于ZQ模式选择内部ZQ开始信号和来自外部装置的ZQ开始命令中的一个；ZQ校准引擎，通过响应于选择器的选择结果执行ZQ校准来产生ZQ码；以及ZQ码寄存器，响应于来自外部装置的ZQ锁存命令将ZQ码加载到驱动器上。
技术研发人员：李东勳;文大植;孙宁洙;孙永训;吴起硕;李昶教;赵泫润;河庆洙;玄锡勳
受保护的技术使用者：三星电子株式会社
技术研发日：.04.25
技术公布日：.12.03
如果觉得《存储器装置 存储器系统和存储器装置的操作方法与流程》对你有帮助，请点赞、收藏，并留下你的观点哦！
